NFA004Exercices circuitsLogiques .pdf


Nom original: NFA004Exercices-circuitsLogiques.pdf
Auteur: user

Ce document au format PDF 1.5 a été généré par Microsoft® Office Word 2007, et a été envoyé sur fichier-pdf.fr le 05/05/2013 à 22:17, depuis l'adresse IP 77.235.x.x. La présente page de téléchargement du fichier a été vue 1508 fois.
Taille du document: 135 Ko (3 pages).
Confidentialité: fichier public


Aperçu du document


ISAE – CNAM – Beyrouth

Architecture des machines
Circuits Logiques

Exercice 1
Nous avons étudié en cours l’additionneur un bit.
Nous allons maintenant étudier la composition du circuit combinatoire permettant de réaliser
l’addition binaire de deux nombres A et B de n bits.
Ce circuit est décomposé en deux parties:
– un circuit correspondant à l’addition des bits de poids faible a0 et b0 pour lesquels il n’y a
pas de retenue propagée à prendre en compte;
– un circuit correspondant à l’addition des bits de poids supérieur ai et bi, 0 < i < n pour
lesquels il faut prendre en compte la retenue ri–1 propagée depuis le rang i–1 inférieur.
I/ Additionneur 1 bit pour les bits de poids faible a et b
0

0

L’addition des bits a0 et b0 délivre deux résultats: le bit résultat c0 et la retenue propagée vers le
rang supérieur r0.
a0
+

b0

––––––––
retenue r0 et résultat c0
L’additionneur 1 bit

1

ISAE – CNAM – Beyrouth

Architecture des machines
Circuits Logiques

II/ Additionneur 1 bit pour les bits de poids fort a et b
i

i

L’addition des bits de poids fort a et b doit être faite en tenant compte de la retenue ri–1 propagée
i

i

depuis le rang i–1 inférieur. Cette addition délivre deux résultats: le bit résultat c et la retenue
i

propagée vers le rang supérieur ri.
ri ri–1
ai+1 ai ai–1
+ bi+1 bi

bi–1

–––––––––––––––
résultat ci
a) Etablissez la table de vérité de cet additionneur.
b) Cet additionneur peut-être réalisé comme deux demi-additionneurs, dont les sorties ET
sont en entrée d’un circuit OU permettant de calculer la retenue r .selon le schéma cii

dessous.
Montrez que cela est vrai à partir de la table de vérité établie.

c) Donnez le circuit complet d’un additionneur 4 bits, en faisant figurer le positionnement
de l’indicateur de Carry et d’overflow d e l’UAL.

2

ISAE – CNAM – Beyrouth

Architecture des machines
Circuits Logiques

Exercice 2
Réaliser un circuit logique à 3 entrées (A, B, C) et une sortie (Z), et qui fournit en sortie 1 si au
moins, deux des entrées sont 1.
a) Construire la table de vérité de ce circuit.
b) Déterminer la fonction logique Z de ce circuit.
c) Simplifier la fonction Z.
d) Dessiner le circuit.
Exercice 3
On vous demande de réaliser un circuit logique à 3 entrées (a0, a1, a2) et 2 sorties (f0, f1) et qui
fournit en sortie le nombre des 1 appliqués sur les entrées.
a) Construire la table de vérité de ce circuit.
b) Déterminer les fonctions logiques f0 et f1 de ce circuit.
c) Simplifier les fonctions f0 et f1.
d) Dessiner le circuit.

3


Aperçu du document NFA004Exercices-circuitsLogiques.pdf - page 1/3

Aperçu du document NFA004Exercices-circuitsLogiques.pdf - page 2/3

Aperçu du document NFA004Exercices-circuitsLogiques.pdf - page 3/3




Télécharger le fichier (PDF)




Sur le même sujet..





Ce fichier a été mis en ligne par un utilisateur du site. Identifiant unique du document: 00172489.
⚠️  Signaler un contenu illicite
Pour plus d'informations sur notre politique de lutte contre la diffusion illicite de contenus protégés par droit d'auteur, consultez notre page dédiée.