Fichier PDF

Partagez, hébergez et archivez facilement vos documents au format PDF

Partager un fichier Mes fichiers Boite à outils PDF Recherche Aide Contact



1 les circuits intégrés combinatoires LOTFI .pdf



Nom original: 1- les circuits intégrés combinatoires LOTFI.pdf

Ce document au format PDF 1.5 a été généré par / doPDF Ver 7.3 Build 391 (unknown Windows version - Version: 10.0.10240 (x64)), et a été envoyé sur fichier-pdf.fr le 17/09/2016 à 22:49, depuis l'adresse IP 197.16.x.x. La présente page de téléchargement du fichier a été vue 704 fois.
Taille du document: 2.5 Mo (10 pages).
Confidentialité: fichier public




Télécharger le fichier (PDF)









Aperçu du document


AUTOMATIQUE

Leçon : A11

Objectifs : - Mettre en œuvre un circuit intégré combinatoires.
A- Mise en situation : Système: contrôleur d’accès de parking

Le parking objet de cette mise en situation est de type privé dont l’accès est autorisé ou refusé en fonction
des droits de l’usager et du nombre de places disponibles. Ainsi, lorsqu’une personne arrive en voiture et
présente son badge à l’entrée du parking, si ses droits ne l’y autorisent pas ou si le nombre maximal de
places affectées à sa catégorie est atteint, l’accès lui sera refusé et il sera redirigé vers la sortie par le biais
de balises.
Ce type de fonction est utile quand plusieurs sociétés se partagent le même parking ou lorsqu’une même
société gère ses places de parking en les affectant à des services distincts et identifiés.
L’agent d’exploitation peut visualiser en temps réel le nombre de places disponibles et dispatcher
manuellement le nombre de places restantes pour chaque groupe de personnes.
Ce système permet, à partir des informations contenues dans le badge, de consulter la base de données
des abonnés afin de vérifier les droits affectés à cet identifiant : date de début et de fin de validité, zones
autorisées, dates et heures d’accès, etc.
En fonction de ces droits et du nombre de places disponibles, le système autorise ou non l’accès au
parking et déclenche ou non l’ouverture de la barrière.
 Le contrôle de l’accès au parking est à effectuer par une signalisation bicolore conforme à la
réglementation du code de la route : feu vert accès autorisé et feu rouge accès interdit.
 Il doit y avoir la possibilité de modifier le nombre de places utilisables (Np) qui est au maximum de
99 places.
 L’agent d’exploitation peut visualiser à travers un affichage lumineux le nombre de places
occupées. Il peut aussi initialiser le nombre de véhicules présents dans le parking selon la
réservation de chaque groupe.

N.L

Les circuits intégrés combinatoires

Page :

1/10

 Le système compare le nombre de véhicules garés (NV) au nombre de places du parking (NP), si
ces deux derniers sont égaux, le feu passera au rouge et la barrière ne s’ouvrira plus pour interdire
l’entrée d’éventuelles voitures.
 Il doit y avoir la possibilité d’afficher le nombre de places libres (NPl = NP – NV) ou l’information
« Parking complet » visible de l’extérieur.
Le fonctionnement du système est résumé par le schéma fonctionnel suivant:

Problématique :
Quels circuits doit-on mettre en œuvre pour répondre aux besoins du cahier des charges de ce parking ?

B- Les circuits intégrés combinatoires :
I- Les additionneurs binaires intégrés :
1- Introduction : Pour gérer les informations à afficher à l’utilisateur (exemple : nombre de places
disponibles), l’unité de gestion de ce parking est appelée à faire entre autres des opérations d’arithmétique
telles que l’addition et la soustraction.
2- Définition : Un additionneur est un circuit électronique permettant de réaliser la somme arithmétique
de deux nombres binaires à n bits A(an…a3a2a1) et B(bn…b3b2b1) en prenant en compte la retenue du
rang précédant.
a
0
0
1
1

3- Principe : L’addition de deux nombres binaires est parfaitement
Analogue à l’addition de deux nombres décimaux.
Le principe se résume dans la table de vérité suivante :
4- Structure interne d’un additionneur:

b
0
1
0
1

S

r

Un additionneur à n bits est l’association de n additionneurs élémentaires de 1 bit.
1

1

Add3





0



1

Add2

1



Add1



1

0





1

Add0

0



1- Donner le nombre de bits de cet additionneur :……………………………………
2- Donner en binaire puis en décimal les valeurs des nombres A, B et A+B :
…………………………………………………………………………………………………………………………...

N.L

Les circuits intégrés combinatoires

Page :

2/10

5- Références usuelles :
En technologie T.T.L

En technologie C.M.O.S

Additionneur à 2 bits

Additionneur à 4 bits

Additionneur à 4 bits

7482

7483, 74LS83, 74283, 74LS283, 74HC283

4008

6- Mise en œuvre des additionneurs intégrés :
6-1- l’additionneur 7482 :
Pour additionner 3(10) + 2(10)
Schéma du montage :
5
2
14
3
13

C0
A1
A2
B1
B2

S1
S2
C2

1
12
10

7482

R3

R2

R1

6-2- l’additionneur 7483 :
Prenons maintenant l’exemple 13(10) + 7(10)
Schéma du montage :

7- Mise en cascade des additionneurs intégrés :
Pour additionner deux nombres de plus de 4 bits, il faut monter plusieurs additionneurs (à 2 ou à 4 bits) en
cascade.

N.L

Les circuits intégrés combinatoires

Page :

3/10

7-1 - Additionneur de deux nombres à 6 bits à base du C.I 7482 :
Prenons l’exemple 14(10) + 12(10)
5
2
14
3
13

0
1
14
1
1

C0
A1
A2
B1
B2

S1
S2
C2

1
12

?
?
?
?
?

10

7482

5
2
14
3
13

0
12 0
1
1

C0
A1
A2
B1
B2

S1
S2
C2

1
12
10

7482

7-2- Additionneur de deux nombres à 8 bits à base du C.I 74283 :

Réaliser l’activité N°3 page 9
II- Additionneur BCD ou DCB :
1- Définition :
Un additionneur B.C.D est un circuit électronique permettant d’additionner deux nombres en code B.C.D.
Rappelons que dans le code B.C.D ou D.C.B chaque chiffre décimal (digit) est représenté par son
équivalent binaire codé sur quatre bits (quartet).
2- Principe :
On effectue l'addition en quartets de 4 bits. Si le résultat dépasse 9 pour l'un ou plusieurs de ces quartets,
on leur ajoute 6 pour forcer une retenue et on obtient le résultat escompté en BCD :
Exemples :
 Retenues
4

0

3

5

+

0

1

0

0

0

0

0

0

0

0

1

1

0

1

0

1

+

=

=
 Retenues
3

7

9

+

0

0

1

1

0

1

1

1

1

0

0

1

0

0

1

0

1

0

0

0

0

1

0

1

+
2

=

8

5
=

3- Réalisation industrielle : Additionneur B.C.D à base d’additionneurs parallèles binaires

Réaliser l’activité N°4 page 10 ,11 et 12

N.L

Les circuits intégrés combinatoires

Page :

4/10

4- Additionneur BCD intégré:
Brochage du C.I 4560

Symbolisation du C.I 4560

5- Mise en œuvre du CI 4560 :

Compléter les niveaux logiques
des entrées et des sorties du
C.I 4560 si on additionne
6(10) + 7(10)

6- Mise en œuvre des circuits 4560 en cascade:
Compléter les niveaux logiques des entrées et des sorties du C.I 4560 lors de l’addition de 65(10) + 58(10)
avec A = 65(10)

N.L

et B = 58(10)

Les circuits intégrés combinatoires

Page :

5/10

III- L’addition en complément à 2 :
Le complément à 2 d’un nombre binaire signé transforme un nombre positif en un nb négatif et vice versa.
Le bit de signe intervient dans la valeur du nombre

 Bits représentant le nombre

Bit de signe :
Par convention, la valeur 0 aux nombres positifs et la valeur 1 aux nombres négatifs.
Remarque : Avec cette représentation, on obtient la valeur exacte du nombre.
1 ère Méthode :

2 ème Méthode :

- Ecrire le nombre X en base 2

Il consiste à repérer le premier 1 à partir de

- Complémenter tous les bits (les 0 à 1 et les 1 à 0)

la droite (ou le dernier 1 à partir de la gauche)

- Ajouter 1 au bit le moins significatif

et à complémenter tous les bits à gauche de

- Ecrire la représentation de -X

ce dernier. Les autres bits sont laissés intacts.

Exemples :

Intérêt : On utilise la notation en complément à 2 parce qu’elle permet de transformer l’opération de
soustraction en une simple addition à fin d’économiser le nombre de circuits dans les machines
numériques.

Réaliser l’activité N°5 page 13 et 14

Application:

IV- Le comparateur binaire ou logique :
1- Introduction : L’affichage du nombre de places disponibles dans le parking ne peut avoir lieu qu’après
comparaison du nombre de places occupées à la capacité du parking.
Comme pour les additionneurs, cette opération peut être réalisée avec des cellules logiques de base,
néanmoins dans cette section on va s’intéresser aux circuits spécialisés appelés comparateurs.
2- Exemples d’utilisation : Distributeur automatique, Ascenseur…
3- Principe : Il s’agit de comparer deux nombres binaires A et B pour indiquer en sortie si :
(A > B ; A < B ou A = B). Avec A= an an-1 ……..a2 a1 et B = bn bn-1 ……..b2 b1
La comparaison commence par les bits de poids le plus fort (M.S.B)
- Si

an > bn

on peut conclure que A > B

- Si

an < bn on peut conclure que A < B

- Si

an = bn il faut poursuivre la comparaison de la même façon avec les autres bits de poids

inferieurs de bits en bits jusqu’au bit de poids le plus faible (L.S.B) si nécessaire.

N.L

Les circuits intégrés combinatoires

Page :

6/10

4- Structure :

ai

bi

La comparaison se fait bit à bit, d’où la nécessité d’un comparateur

ai>bi

élémentaire de deux nombres à un bit dont la structure est représentée
par la figure ci-contre. « e » est l’entrée d’autorisation du comparaison.

e

COMPi

Pour comparer deux nombres codés sur plusieurs bits, il est nécessaire

ai=bi
ai<bi

d'associer entre eux autant de comparateurs élémentaires qu’il y a de bits.
Exemple : structure d’un comparateur de deux nombres A et B à 2 bits avec A= a1 a0 et B= b1 b0

5- Equations :
 Pour conclure que A = B, il faut que :

 Pour conclure que A > B, il faut que :

 Pour conclure que A < B, il suffit de remplacer dans la démarche ci-dessus le symbole > par <,
d'où :
6- Comparateurs intégrés :
En technologie T.T.L
Comparateurs à 2 bits
Comparateurs à 8 bits
7485, 74LS85
74LS682, 74LS688

En technologie C.M.O.S
Comparateurs à 4 bits
4063, 4585

Brochage et symbolisation de la série 74XX85 :
Brochage

symbolisation

Ce circuit compare deux mots binaires A et B de 4
bits chacun.
A3 A2 A1 A0 : les bits du mot binaire A.
B3 B2 B1 B0 : les bits du mot binaire B.
QA<B ; QA>B ; QA=B : Sorties (résultat)
A<B ; A>B ; A=B : entrées de mise en cascade pour
comparer des nombres de plus de 4 bits

L’activité N°6 page 15 et 16

met en évidence l'action des entrées A > B, A < B et A = B.

Conclusion :
Si l'on souhaite que la sortie A = B passe à l'état 1 chaque fois que les deux nombres binaires sont égaux,
il suffit de porter l'entrée A = B à l'état 1, l'état des entrées A < B et A > B n'ayant alors pas d'importance.

N.L

Les circuits intégrés combinatoires

Page :

7/10

7- Mise en cascade des comparateurs intégrés :
En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits.

V- Les multiplexeurs et les démultiplexeurs :
1- Introduction : Le cahier des charges du parking, préconise entre autre l’affichage de diverses
informations pour guider l’automobiliste durant l’exploration des lieux. Vue la diversité de ces informations,
ces dernières devraient nécessiter un support d’affichage par information et donc un câblage dédié pour
chacun d’eux et par conséquence des frais de câblage, de maintenance et d’entretien plus élevés.
Pour réduire ces frais et pour gérer judicieusement ces équipements on fait appel au MULTIPLEXAGE.
Cette fonction est généralement assurée par des circuits spécialisés appelés multiplexeurs /
démultiplexeurs ;
2- Exemples d’utilisation :

En télécommunication
3- Le multiplexeur :

Dans un système d'affichage

3-1- Définition : Un multiplexeur (MUX) est un circuit combinatoire permettant de transmettre un signal
d’entrée parmi 2n vers une sortie à l’aide de n bits d’adresse.
3-2- Principe : Pour comprendre le principe, considérons un multiplexeur 1 parmi 4.
On a 4 voies d'entrée, ce qui nécessite 2 bits de sélection (ou d'adresse) car 4 = 22.
(Avec 2 bits d’adresse on peut avoir 4 combinaisons différentes = au nombre des entrées).
- S2S1 = 00 alors …………….
- S2S1 = 01 alors …………….
- S2S1 = 10 alors …………….
- S2S1 = 11 alors …………….

Réaliser l’activité N°8 page 17

N.L

Les circuits intégrés combinatoires

Page :

8/10

Les applications d’un multiplexeur en électronique sont principalement :
 La génération de fonctions logiques
 La conversion parallèle / série d'informations
 La concentration de données et leur transmission parallèle
 Le décodage d’un clavier matriciel
 L’affichage multiplexé sur des afficheurs 7 segments
3-3- Etude du multiplexeur 74LS153 :
Brochage

Symbole

Table de vérité
Entrées de
sélection
B
A

Entrée de
validation
E

Sortie
Y

X

X

1

0

0

0

0

X0

0

1

0

X1

1

0

0

X2

1

1

0

X3

3-4- Mise en œuvre du multiplexeur 74153 :

Réaliser l’activité N°9 page 18 et 19
3-5- Réalisation d’une équation logique par multiplexeur :
Il est possible de réaliser n’importe quelle fonction logique de n variables à l’aide d’un multiplexeur, en
connectant les entrées soit à 0 soit à 1, de manière à avoir la sortie désirée pour la combinaison
correspondante des entrées de sélection.
Application : On désire réaliser avec le circuit 74LS151 (MUX 8 vers 1) une fonction logique à 3 entrées X,
Y, et Z, et à une sortie S.
L’équation de la sortie doit être la suivante : S=X.Y.Z + X.Y.Z + X.Y.Z + X.Y.Z
Câblage du multiplexeur 74LS151 afin de réaliser la fonction logique S :

4
3
2
1
15
14
13
12

X
Y
Z

0
0
0

11
10
9
7

X0
X1
X2
X3
X4
X5
X6
X7

Y
Y

5

?

S

6

A
B
C
E
74151

Réaliser l’activité N°10 page 19

N.L

Les circuits intégrés combinatoires

Page :

9/10

4- Le démultiplexeur :
4-1- Définition :
Le démultiplexeur (DMUX) effectue l’opération inverse d’un multiplexeur, il permet de distribuer
l'information présente à l'entrée vers l'une des 2n sorties.
La sélection de la sortie se fait à l'aide de n lignes d'adressage.
4-2- Principe :
Considérons un démultiplexeur à 4 sorties, donc deux lignes d’adressage et une ligne d’entrée.
- S2S1 = 00 alors …………………………
- S2S1 = 01 alors …………………………
- S2S1 = 10 alors …………………………
- S2S1 = 11 alors …………………………

Réaliser l’activité N°11 page 20 et 21
4-3- Etude du démultiplexeur 74LS139 :
Brochage

Symbole

Table de vérité

E
1
0
0
0
0

Entrées
B
X
0
0
1
1

A
X
0
1
0
1

Y0
1
0
1
1
1

Sorties
Y1
Y2
1
1
1
1
0
1
1
0
1
1

Y3
1
1
1
1
0

Principe de fonctionnement du C.I 74LS139
L’entrée de validation E et les sorties Y0, Y1, Y2 et Y3 sont actives à l'état 0.
Si l'entrée de validation E est à l'état 1, le démultiplexeur est invalide et toutes ses sorties passent à l'état 1
Si l'entrée de validation E est à l'état 0 : le circuit est validé, et la sortie sélectionnée par les entrées du
démultiplexeur passe à l'état 0.
Nous pouvons dire que la donnée «0» présente sur l'entrée de validation est transférée vers la sortie
sélectionnée.
4-4- Mise en œuvre du démultiplexeur 74LS139 :

Réaliser l’activité N°12 page 22
Remarque : l’association d’un multiplexeur et d’un multiplexeur permet très facilement de transmettre des
données multiplexées sur une seule ligne.

N.L

Les circuits intégrés combinatoires

Page :

10/10


Documents similaires


Fichier PDF 1 les circuits integres combinatoires lotfi
Fichier PDF 1 les circuits integres combinatoires lotfi 2017 2018
Fichier PDF nfa004exercices circuitslogiques
Fichier PDF chapitre v combinatoire 1
Fichier PDF codification et representation de 1
Fichier PDF karnaugh ett l aficheur esaber


Sur le même sujet..