MOSFET .pdf



Nom original: MOSFET.pdf
Auteur: courantcom

Ce document au format PDF 1.5 a été généré par WordPerfect / Acrobat PDFWriter 4.0 pour Power Macintosh, et a été envoyé sur fichier-pdf.fr le 26/01/2017 à 14:58, depuis l'adresse IP 93.1.x.x. La présente page de téléchargement du fichier a été vue 442 fois.
Taille du document: 1.2 Mo (15 pages).
Confidentialité: fichier public


Aperçu du document


TRANSISTORS A EFFET DE CHAMP DE TYPE MOS
MOS de type N à enrichissement du canal
Fonctionnement et équations
MOS de type N à appauvrissement du canal
Fonctionnement et équations
Bilan : Comparaison entre les deux types de MOS canal N
Montages à transistors MOS
Réalisation d’une résistance active de valeur moyenne
Amplificateur source commune
Amplificateur différentiel
Amplificateur différentiel à charge active
Inverseur logique CMOS
Commutateur analogique

Philippe ROUX © 2004

http://philipperoux.pagefr.com

MOS CANAL N TYPE “ENRICHISSEMENT”
Sur un substrat de silicium P (Bulk), sont aménagées deux diffusions distinctes de type N++
formant le drain et la source du dispositif. Ces deux diffusions N++ sont séparées par une zone P de surface
(W.L) qui forme le canal du MOS. Ce canal est recouvert d’une mince couche d’oxyde de silicium eox de
l’ordre de 10 nm qui est superposée d’une couche de métal ou de polysilicium appelée grille. L’ensemble
grille, oxyde et canal forme alors une capacité Cox par unité de surface telle que :
ε 0 ε Sio2
C ox =
avec : ε 0 =8,85 10 -14 F cm -1 et ε Sio2 = 3,9
e ox
Bulk

Grille

Source

Drain
ID

D

W
G

B

+

N++

Al

N++

N++

Si O2

+
VDS

VGS > VT

S

L

P

Substrat P Bulk
Si O2 épaisseur eox

Structure du MOS à enrichissement et symbole
ID (mA)
VGS (V)

ID (mA)
1

1

4

zone ohmique et de coude
zone de plateau

0.75

0.75

3.5
0.5

0.5

3
0.25

0.25

2.5

VT

2
0

0
0

1

2

3

4

5

0

1

2

VGS (V)
VDS (V)
Figure 1 : Caractéristiques de sortie et de transfert MOS N enrichissement

3

4

Le bulk et la source étant reliées, on applique entre D et S une tension VDS positive, constante et de
valeur faible. Pour une tension VGS nulle, le courant ID est très faible car la jonction PN drain-substrat est
polarisée en inverse :
Le transistor MOS à enrichissement est normalement bloqué pour V GS nulle.
Pour une tension VGS légèrement positive, une partie des trous dans la couche superficielle du canal,
est repoussée dans le volume par le champ électrique créé par influence électrostatique. On définit alors une
tension particulière de VGS, nommée tension de seuil VT pour laquelle tous les trous de la surface du
SiP sont repoussés et remplacés par des électrons (porteurs minoritaires dans le SiP). Un canal induit, très
mince de type N apparaît et le courant ID commence à circuler entre drain et source (fig. 2).
Pour des tensions VGS supérieures à la tension de seuil VT, la couche inversée s’enrichit en électrons
et le courant ID s’accroit. On décrit alors la zone ohmique du composant : Id est proportionnelle à VDS faible.
1

Ensuite, au fur et à mesure que VDS augmente, l’accroissement de ID se ralentit. On décrit la zone de
coude des caractéristiques. En effet la tension entre grille et bulk diminue en se rapprochant du drain selon
la relation Q = C V et le canal devient alors localement moins profond comme indiqué en figure 3. La
résistance du canal augmente et cela d’autant plus que VDS croît. Lorsque cette tension est telle que : VDS =
VGS -V T = VDSAT, le courant ID se sature (comme pour le JFET) et on atteint la zone de plateau des
caractéristiques de sortie. Le MOS est alors, pour VDS > V DSAT, une source de courant dépendante de la
tension VGS.
VDS < V DSat

N++

+

+

+++++++++

S

VGS > V T

ID

G

+

+

VGS = V T

B

VDSat =V GS-V T

D

I Dsat

G

D

+++++++++

B

N++

S
N++

canal N induit

N++
canal N induit

Substrat P (bulk)

Substrat P (bulk)
Zone de charge d’espace

Zone de charge d’espace

Figure 2

Figure 3

On distingue donc deux régions sur les caractéristiques de sortie ID = f(VDS) à VGS constant :



La zone ohmique et de coude pour VDS < VDSAT où : I D = K 2(VGS − VT ) VDS − V2DS
La zone de saturation du courant de drain ID pour VDS ≥ VDSAT où :
I D = K VGS − VT 2 (1 + λ VDS ) avec K =

µ C OX W
2
L

Le coefficient K est un paramètre caractéristique du MOS qui dépend de la géométrie du canal (W, Cox et L)
et de la mobilité µ des porteurs. Le paramètre λ rend compte de la résistance interne de la source de courant
ID dépendante (identique à l’effet Early pour le transistor bipolaire).
Remarque : dans un circuit intégré, le produit µC ox est le même pour tous les transistors de type
identique (N ou P) qui se distinguent seulement par les dimensions du canal W et L. Cette propriété est
exploitée dans les circuit intégrés utilisant les transistors MOS.
MOS CANAL N TYPE “APPAUVRISSEMENT”
La structure des transistors MOS à appauvrissement ressemble à celle d’un transistor MOS canal N à
enrichissement. Cependant pour ce dispositif, un canal N entre drain et source est créé par implantation ionique
lors de la fabrication du composant (fig. 4).
Grille
Bulk
Source
Drain
D
G
N++

Substrat P (bulk)

N++
Canal N implanté

+
VDS

VGS

S

Figure 4 : Structure du MOS N appauvrissement et symbole

2

ID

Le MOS N “appauvrissement” est normalement conducteur pour V GS = OV.
1

ID (mA)

VGS (V)

ID (mA)
1

1.5

0

VT

appauvrissement
0.75

0.75

1
0.5

0.5

0
0.25

0.25

- 1.5

enrichissement

-1
0

0
2

0

4

6

8

10

4

2

0

2

VGS (V)
VDS (V)
Figure 5 : Caractéristiques de sortie et de transfert MOS N appauvrissement

Pour rétrécir le canal, il faut l’appauvrir en électrons, en repoussant ces porteurs par une tension VGS
négative. Pour une tension VGS ≤ VT ( tension de seuil négative) il se rétrécit complètement et le MOS est
bloqué. Son fonctionnement (figures 5 et 6) est tout à fait analogue à celui du JFET canal N avec une Z.C.E. à
géométrie variable par influence électrostatique (au lieu d’une Z.C.E. d’une jonction bloquée).
VDS < V DSat

+

+

G

D

S
N++

VGS > V T

ID

- - - - - - - - - -- - -

+

+

VGS = V T

B

VDSat =V GS-V T
I Dsat

G
- - - - - - - - - -- - -

B

N++

S
N++

Substrat P (bulk)

D

N++

Substrat P (bulk)

Figure 5

Figure 6

Pour la zone de saturation du courant de drain ID lorsque : VDS ≥ VDSAT = VGS -VT , l’évolution du
courant de drain est encore donnée par l’équation :
µ C OX W
I D = K VGS − VT 2 (1 + λ VDS ) avec : K =
2
L
Remarque : La tension VGS peut être positive et dans ces conditions le transistor Mos entre dans une zone dite :
mode “enrichissement”.

3

BILAN : MOS CANAL N
Normalement bloqué

Normalement conducteur
VDS

+

+

D

+++++++++

S

VGS > VT

ID

G

N++

+

+

VGS > VT

B

VDS

B

D

- - - - - - - - - -- - -

S

N++

ID

G

N++

N++

canal N induit

Substrat P (bulk)

Substrat P (bulk)
Zone de charge d’espace
D
ID
G

W/L
VT

VDS

VGS > VT
S
ID (mA)

1

VGS > V T

zone ohmique et de coude

zone de plateau

ID = K (VGS − VT )2 (1 + VDS )

0.75

ID repos

P repos
0.5

VGS repos

0.25

VGS = V T

0
0

1

2

3

4

5

VDS (V)
VDS repos
gm

rds
G

vgs

D
S
gm vgs

Shéma équivalent autour de Prepos

K
rds

(

ID

)
IVGS VSD cte
Cox W
n
2 L
V
( DS )VSD cte
ID

4

2 K I D repos (1

1

VDS repos
I D repos

VDS repos )

TRANSISTORS MOS CANAL N ET P APPAUVRISSEMENT ET ENRICHISSEMENT
D1

G1

S1

N++

D2

G2
P

N++

P
N++

CANAL N

CANAL P

P substrat ou Bulk

Caractéristique de transfert canal N
5

Caractéristique de transfert canal P
5

ID (mA)

enrichissement

4

3

2

2

1

1

VGS (v)

0

0
1

0

1

2

3

4

5

6

7

ID (mA)

enrichissement

4

3

2

S2 B

8

9

10

VGS (v)
10

9

8

VGS > VT

VDS positif

5

4

3

2

1 0

ID
VDS négatif

VGS < VT

CANAL P

CANAL N

Zone de saturation : VDS > V DSAT :

ID = K (VGS − VT )2 (1 +
K=

vgs

n ( oup)

K=

D
S
gm vgs

rds =

Shéma équivalent autour de Prepos

5

VDS )

Cox W
2 L

gm = 2 K ID

rds
G

6

VT W L

ID

VT W L

7

n

repos

Cox W
2 L

1+ VDS repos
ID repos

(1 + VDS

repos

)

1

2

TRANSISTOR MOS CANAL N NORMALEMENT BLOQUE
(ENRICHISSEMENT)
Expression de la tension drain source de saturation
ID (mA)

VGS (V)

1

4

zone ohmique et de coude
zone de plateau

0.75

3.5
0.5

3
0.25

2.5
2

0
0

1

2

3

4

5

VDS (V)
VDSsat
Source
VGS

Grille
VDS (sat)

SiO2

Vox

D

Canal
induit

Drain
N++

Pour une tension VGS donnée, lorsque la tension entre drain et source
atteint VDS de saturation, le canal induit est localement pincé. Dans ces
conditions, la tension locale Vox aux bornes de l’oxyde de silicium est
égale à la tension de seuil VT du MOS.
Vox = VT = VGS - VDS (sat)
VDS (sat) = VGS -VT

TRANSISTOR MOS CANAL N À ENRICHISSEMENT
normalement bloqué VGS = 0 V

Bulk

Grille

Source

D

Drain
G

W

N++

N++

Substrat P
Bulk

B +

+

VGS > VT

ID

VDS

S

N++
Al

L

Si O2

Si O2
épaisseur eox 10 nm

P

TRANSISTOR MOS CANAL N À APPAUVRISSEMENT
normalement conducteur pour VGS = 0 V

Grille
Source

Drain

Bulk
D

ID

W
B +

G

VDS

N++

N++

VGS > VT

Substrat P
Bulk
L
Canal N implanté lors
de la conception

N++
Al
Si O2
P

S

MONTAGES A TANSISTORS A EFFET DE CHAMP DE TYPE MOS

Philippe ROUX © 2004

http://philipperoux.pagefr.com

REALISATION D’UNE RÉSISTANCE DE VALEUR MOYENNE
MOS CANAL N normalement bloqué
ID (mA)

20

ID

18

VGS (V)

16

5

14

VDS
VGS

4.5

12

142 Ω

10

VT = 1V

8
6

4
3.5

4

500 Ω

3

250 Ω

2.5
2

2
0
0

0.5

1

1.5

2

2.5

3

3.5

VDS (V)

4

4.5

5

5.5

6

AMPLIFICATEUR SOURCE COMMUNE
MOS CANAL N NORMALEMENT CONDUCTEUR
+ VCC

Transfert T1

ID (mA)

RD
7.5
W1/L1
VT1 = - 2V

RG

ve

+

ID1

T1

5

vs

VGS1

P0

ID1 2.5

RS

RGG

eg

0

-

2
VT

1

0

1
VGS (V)

VGS1

AMPLIFICATEUR SOURCE COMMUNE CHARGE ACTIVE
(canal P normalement bloqué)
+ VCC

10

ID (mA)

VGS2
VT2 = -1V

Vpol

+

Transfert T2

7.5

T2
5

T1

G1
RG

+

ve

VGS1
RGG

eg

ID2

P0

ID2 2.5
vs

S1

VGS (V)

0
4

3

2

RS
VGS2 = Vpol -VCC

vgs2 = 0

G2

S2
rds2

gm2 vgs2
D1 D2

gm1 vgs1
G1

vgs1

RG

+
eg

-

ve

RGG

S1

RS

vs

1

0

AMPLIFICATEUR DIFFERENTIEL : MONTAGE CONVENTIONNEL

+ VCC = +15 V

RD

RD
vs1

vs2

T1
ve1

T2

ve

2 I0

ve2

Ri

- VEE = -15 V

ve
G1

vgs1

vgs2

S

gm vgs2

gm vgs1
Ri

ve1
vs1

G2

RD

ve2
RD

Ad =

vs1 − v s2
= − gm RD
v e1 − ve 2

Ad =

vs1 + v s2
−gm RD
=
v e1 + ve 2 1 + 2 gm Ri

R.R.M.C. ≅

RD
2Ri

vs2

MONTAGE RECOPIEUR DE COURANT
+ VDD = +15 V
VGS

MOS canal P
normalement bloqué
VT = − 1 V

-2 V

K = 1mA / V −2

M3

I D0 = 1 mA VGS0 = − 2V
gm = 2 mS

M4

M5

R5 vgs

rds = 1MΩ

ID3

1 mA

1 mA

D3

R3

ID4

G

1 mA
IRef

D4

R4

10 kΩ

13 kΩ

R5

10 kΩ

D4

D3

D5

r3
r4
Résistance de sortie
vue par R3 ou R4

G

vgs nul

AMPLIFICATEUR DIFFERENTIEL A CHARGE ACTIVE
+ VDD = +15 V

ve
G1

M3

1 mA

1 mA
M5
vs1

G1

vgs1

vgs1

M4

vs2

M1

M2

ve

1 mA
13 kΩ

gm vgs1

gm vgs2
Ri

IRef
R5

vs1

rds

rds

vs2

G2

ve1

ve2
I0

Ri

2 mA

-VSS = -15 V

r
Ad = − gm ds = − 1000
2

G2

INVERSEUR LOGIQUE CMOS
+ VDD = +5 V

T1 : canal P
VT1 = -1 V

i

5V
ve

0

VT2 =+1 V

Ce

vs

T2 : canal N

T2 bloqué

T2 passant

T2 bloqué

T1 bloqué

T1 passant

5V

ve
0

Courant i 0

5V

vs T1 passant
0

COMMUTATEUR (PORTE ANALOGIQUE )

10

4

RDS ( Ω)

MOS canal N : VT 1 = 1V

RDS

S

D

1000

VGS
ve (t) < 4 V

5V

G

R U vs (t)

0V

100
M (0 V)

R DS =

Amplitude de Ve(t)

VDS
1
=
ID
K 2(VGS − VT ) − VDS

10
0

1

5V
0V

2

M1(N) seuil : 1 V
M2(P) seuil : -1 V

G2
M2

D1 S2

S1 D2
M1
G1

5V

1 V < ve (t) < 4 V

R U vs (t)

0V
M (0 V)
10

4


R DS1
1000

R DS2
100

R DS2 // RDS1
Amplitude de Ve(t)
10
1

1.5

2

2.5

3

3.5

4

4.5

3

4




Télécharger le fichier (PDF)

MOSFET.pdf (PDF, 1.2 Mo)

Télécharger
Formats alternatifs: ZIP







Documents similaires


mosfet
mosfet
aop
emu61dv
jfet
amplificateur de puissance