sujet et corrigé rattrapage CRI 2015 2016 .pdf



Nom original: sujet_et_corrigé_rattrapage_CRI_2015_2016.pdf
Auteur: digitec

Ce document au format PDF 1.5 a été généré par Microsoft® Office Word 2007, et a été envoyé sur fichier-pdf.fr le 23/01/2018 à 09:49, depuis l'adresse IP 105.99.x.x. La présente page de téléchargement du fichier a été vue 234 fois.
Taille du document: 620 Ko (4 pages).
Confidentialité: fichier public




Télécharger le fichier (PDF)










Aperçu du document


Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
UNIVERSIT2 ALGER 1 - Benyoucef Benkhedda
FACULTE DES SCIENCES
DEPARTEMENT MATHEMATIQUES ET INFORMATIQUE
Nature de l’examen : Rattrapage
Durée : 1h30mn

Date : 10/04/2016

Module : CRI
Filière : MI-S1

Exercice 1 (6 points)

Soient les 2 nombres X et Y tels que : X= (-119)10 et Y=(1000001)2
1- Donner sur 8 bits le code de X et de Y en SVA et Ca2
2- Réaliser les opérations X+Y et X-Y en Ca2. Justifier votre réponse.
3- Réaliser l’opération -X+Y en BCD
4- Soit le nombre réel Z défini par : Z=Y, 8125
Exprimer Z en base 2, 8 et 16
Exercice 2 (5 points)
On suppose une représentation en virgule flottante sur 24 bits dont 7 pour l’exposant.
Commenter par vrai ou faux en justifiant :
1- La représentation de (125)10 est :
0 1000101
2- La multiplication du nombre codé par :
0 1000101
Avec le nombre codé par :
0 1000101
Donne le nombre codé par :
0 1001100

1111 1010 0000 0000
1011 0000 0000 0000
1101 0000 0000 0000
1000 1111 0000 0000

Exercice 3 (9 points
Soit un nombre A= (a3a2a1a0) exprimé en binaire. On désire réaliser un circuit détecteur capable de donner les
fonctions S3, S2, S1 et S0 telles que :
a3 a2

a1 a0

Circuit
détecteur

S3 S2 S1 S0

S0= 1 si A est un nombre premier
S1=1 si A contient exactement deux 1
S2=1 si A contient exactement deux 0
S3=1 si A non divisible par 3
1234-

Etablir la table de vérité d’un tel circuit
Donner les FC1 des fonctions de sortie
Simplifier les fonctions en utilisant la méthode KARNAUGH.
Réaliser le circuit en utilisant que des portes NANDs.

NB :
- Toute réponse non justifiée sera considérée comme fausse.
- La calculatrice est autorisée.

Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
UNIVERSIT2 ALGER 1 - Benyoucef Benkhedda
FACULTE DES SCIENCES
DEPARTEMENT MATHEMATIQUES ET INFORMATIQUE

Corrigé
Exercice 1 :
1- Codons sur 8 bits et en Ca2 les nombres X et Y :
X= (-119)10=(11110111) SVA=(10001001) Ca2
Y=(1000001)2=(01000001) SVA =(01000001) Ca2= (+65)

(2 points)

2- Réalisons les opérations X + Y et X – Y
 X + Y = (10001001) Ca2 + (01000001) Ca2 =(11001010) Ca2
10001001
+ 01000001
11001010 résultat négatif  résultat correct
car (-119)10 + (65)10 = (-54)10 = (11001010) Ca2


X – Y = X + (-Y) = (-119) + (-65)= (-184) < -128
Codons (-Y) en Ca2
(-65)10=(11000001) SVA = (10111111) Ca2
10001001
+ 10111111
1 01001000 résultat positif  résultat incorrect
 Dépassement de capacité

3- X+Y en BCD : impossible car x est négatif.

(2 points)

(0.5 point)

4- Soit Z=Y, 8125 = (+65,8125)10
Exprimons Z en base 2, 8 et 16
(65)10=(1000001)2
(0.8125)10=( ?)2
0.8125 x 2 = 1.625
0.625 x 2 = 1.25
0.25 x 2 = 0.5
0.5
x 2 = 1.0 arrêt
Donc (65.8125)10 = (1000001.1101)2=(101.64)8=(41.D)16

(1.5 points)

Exercice 2 :
Représentation en virgule flottante sur 24 bits dont 7 pour l’exposant :
1- Calculons le biais : biais=27-1-1=26-1=64-1=63
 (125)10= (1111101)2=1,111101 x 26
 Nombre positif : bit de signe=0
 Exposant biaisé= exposant réel + biais= 6+63=(69)10=(1000101)2
 Représentation en virgule flottante sur 24 bits de 125 est :
0 1000101 1111 0100 0000 0000
Donc la représentation donnée en énoncé est fausse.
2-vérifions l’opération suivante en virgule flottante sur 24 bits:
( 0 1000101 1011 0000 0000 0000 ) x ( 0 1000101 1101 0000 0000 0000) ?= (0 1001101 1000 1111 0000 0000)
 Prenons le 1er nombre :
0 1000101 1011 0000 0000 0000
Bit de signe =0 donc le nombre > 0

Exposant biaisé=(1000101)2=(69)10 ; exposant réel=69-63=6
Normalisation de la mantisse = 1.1011 x 26
 Prenons le 2eme nombre :
0 1000101 1101 0000 0000 0000
Bit de signe =0 donc le nombre est > 0
Exposant biaisé=(1000101)2=(96)10 ; exposant réel=69-63=6
Normalisation de la mantisse = 1.1101 x 26
 Réalisons l’opération 1.1011 x 26 x 1.1101 x 26 = 1.1011 x 1.1101 x 212=11.00001111 x 212=1.100001111 x 213
Exposant biaisé = 13+63=76 =(1001100)2
Les 2 nombres ont le même signe donc le résultat sera positif  bit de signe=0
La représentation du résultat est : 0 1001100 1000 0111 1000 0000
Conclusion : le résultat donné en énoncé est faux
Exercice 3 :
1- Table de vérité : (2 pts)
a3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

a2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

a1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

a0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

S0
0
1
0
1
0
1
0
1
0
0
0
1
0
1
0
0

S1
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
0

S2
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
0

S3
0
1
1
0
1
1
0
1
1
0
1
1
0
1
1
0

2- La 1ere forme canonique (FC1) de chaque sortie :
(0.5)
(0.5)
(0.5)
 S1=S2

(0.5)
3- Simplification par Tableau de KARNAUGH
a3a2\a1a0
00
01
11
10

00

01
1
1
1

11
1
1
1
(0.75)

10

a3a2\a1a0
00
01
11
10

00

01

11
1

10

1

1

1

1

1

La sortie S1 est déjà simplifiée (0.75)
S2=S1 (0.25)
a3a2\a1a0
00
01
11
10

00
1
1

01
1
1
1

11

10
1

1
1
1

1

(0.75)
4- Circuit avec des portes NANDs uniquement :

=

(0.5)

(0.5)

(0.5)
Sachant que :
Circuit : (1 pt)


sujet_et_corrigé_rattrapage_CRI_2015_2016.pdf - page 1/4
sujet_et_corrigé_rattrapage_CRI_2015_2016.pdf - page 2/4
sujet_et_corrigé_rattrapage_CRI_2015_2016.pdf - page 3/4
sujet_et_corrigé_rattrapage_CRI_2015_2016.pdf - page 4/4

Documents similaires


sujet et corrige rattrapage cri 2015 2016
cifacom 2013 2014
electronique numerique ge fst
codification et representation de 1
criteres
info


Sur le même sujet..